(19)日本国特許庁 (JP)

四特 許公 軽 (B2) (11)特許番号

第2889932号

(45)発行日 平成11年(1999) 5月10日

(24) 登録日 平成11年(1999) 2月26日

(51) Int.C1.6 G06F 15/163 識別記号

G06F 15/16

FΙ

310V

## 請求項の数19(全 22 頁)

(21)出職番号	特職平2-91990	(73)特許権者	99999999
(22)出順日	平成2年(1990)4月6日		ディジタル イクイプメント コーポレ ーション
(65)公開番号 (43)公開日	特開平3-54859 平成3年(1991)3月8日		アメリカ合衆国 テキサス州 77070— 2698 ヒューストン エス. エイチ. 249—20555
審査前求日 (31)優先権主張番号	平成8年(1996)10月21日	(72)発明者	デザイア エイ アウィスジオ アメリカ合衆国 マサチューセッツ州
(32)優先日 (33)優先相主張国	1989年4月7日 米国 (US)		01606 ウォーチェスター カトーメッ ト ストリート 7
		(72)発明者	アメリカ合衆国 マサチューセッツ州 01749 ハドソン 2 コッテージ ス
		(74)代理人	トリート 40 弁理士 中村 1巻 (外7名)
		審査官	石井 茂和
			最終頁に続く

(54) 【発明の名称】 4ポート付きパケットメモリ制御装置を有する二重経路コンピュータ相互接続システム

(57)【特許請求の範囲】

1 【請求項1】a) システムバスを有するCPL或は類似 品.

- b) パケットバッファ
- c) システムバスからパケットバッファヘデータのパ ケットを転送し、またパケットバッファからシステムバ スヘデータのパケットを転送するデータムーバ、
- d) 別のノードへパケットを送信し、また別のノード からパケットを受信する直列リンク
- 及び
- e) 直列リンクとデータムーバとに結合され、直列リ ンクによって受信されたパケットをパケットバッファに 記憶させ、パケットバッファからのパケットにアクセス して直列リンク上に送信し、バケットの記憶及びバケッ トへのアクセスと交互配列された要求に基いてバケット

バッファ及びデータムーバへアクセスを与えるパケット バッファ読み出し/書き込み制御手段

をそれぞれ具備する複数のノードを有するコンピュータ 相互接続システム。

【請求項2】パケットバッファが少なくとも32ビットの データ中の入力/出力ポートを有し、制御手段が32ビッ ト巾と単一ビット巾と変換する手段によって直列リンク と入力/出力ポートとを結合する請求項 1 記載のシステ

4. 10 【請求項3】2つの直列リンクがそれぞれ送信経路と受 信経路を含む請求項1記載のシステム。

【請求項4】一方の直列リンクがパケットを送信或は受 信するのと同時に他方の直列リンクがパケットを送信或 は受信する請求項3記載のシステム。

【請求項5】各ノードが、読み出し/書き込み制御手段

の制御の下にパケットバッファにアクセスするように結 合されたポートプロセッサを含む請求項 1 記載のシステ

【請求項6】制御手段が、データムーバによってパケッ トバッファへ転送される或はパケットバッファによって データムーバへ転送されるデータを保持する駐留用レジ

【請求項7】パケットは、パケットバッファの複数の各 読み出し/書き込みサイクル当り 1 語の複数の語として 転送される請求項6記載のシステム。

スタを含む請求項1記載のシステム。

【請求項8】直列リンク及びポートプロセッサは交互配 列されたサイクル中にパケットバッファにアクセスし、 直列リンクは隣接するサイクルではバケットバッファに アクセスせず、ポートプロセッサは隣接するサイクルで はパケットバッファにアクセスしない請求項5記載のシ ステム。

【請求項9】CPU及びバケットメモリをそれぞれ有し直 列リンクによって接続されている複数のノード間をバケ ットデータ通信する方法であって、

a) パケットメモリの複数の第1アクセスサイクル中 20 に語のシーケンスをパケットメモリ内へ書き込むことに よって、あるノードのCPUからの送信パケットをパケッ トメモリを送り、

- b) パケットメモリの複数の第2アクセスサイクル中 にノードのパケットメモリからの複数の語を読み出すこ とによって、別のノードの1つへ送信するための送信パ ケットを直列リンクへ転送し.
- c) 直列リンク上の受信バケットを受信して受信バケ ットを語にアクセスし、パケットメモリの複数の第3ア クセスサイクル中にノードのパケットメモリへ書き込 ъ.
- d) パケットメモリの複数の第4アクセスサイクル中 に処理手段によってパケットメモリ内の送信パケット或 は受信パケットの語にアクセスし、
- e) パケットメモリの複数の第5アクセスサイクル中 にパケットメモリから語のシーケンスを読み出すことに よって受信パケットをCPUへ送り、
- f) 第1、第2、第3、第4或は第5アクセスサイク ルの少なくとも若干を交互配列する方法。
- 【請求項10】第2アクセスサイクルは決して連続せ す、第3アクセスサイクルは決して連続しない請求項9 記載の方法。

【請求項11】第2アクセスサイクルは決して第3アク セスサイクルの直後に続かず、第3アクセスサイクルは 決して第2アクセスサイクルの直後に続かない請求項10 記載の方法。

【請求項12】全てのアクセスサイクルが要求に応じて 実行され、優先権が第2及び第3アクセスサイクルに与 えられ、次位優先権が第4アクセスサイクルに与えられ る請求項9記載の方法。

【請求項13】CPUからパケットメモリへ或はパケット メモリからCPUへ送る際に語を一時的に記憶する段階を 含む請求項12記載の方法。

【請求項14】1つの第2或は第3サイクルの時間長 が. 1つの語を直列送信する時間長の約1/4よりも長く はない請求項9記載の方法。

【請求項15】語が少なくとも32ビット巾である請求項 14記載の方法。

【請求項16】任意のサイクル中に書き込みを要求し、 10 第2或は第3サイクルの1つが実行中であるか否かによ って決定される複数サイクル後にその書き込みが実行さ れることによって、処理手段か第4サイクル中に語にア クセスする請求項9記載の方法。

【請求項17】任意サイクル中に読み出しを要求し、第 2或は第3サイクルの1つが実行中であるか否かには拘 わらない固定されたサイクル数の後にその読み出しから データが引渡されることによって、処理手段が第4サイ クル中に語にアクセスする請求項16記載の方法。

【請求項18】固定サイクル数後に引渡すために読み出 しからのデータを駐留させる段階を含む請求項17記載の 方法。

【請求項19】転送段階が語の直列化を含む請求項9記 戯の方法。

【発明の詳細な説明】

「発明の分野)

本発明はコンピュータ相互接続システムに関し、より 特定的にはコンピュータノード間の二重直列データ経路 を使用するバケット通信システムに関する。

(景背)

30

合衆国特許4.777,595号、同4,560,985号、同4,490,78 5号、及び1987年10月16日にディジタル・イクィップメ ント・コーポレーションから出願された一連番号109.50 3号、110,009号、110,513号には、直列経路を使用する パケットデータ転送を使用する型のコンピュータ相互接 続システムが示されている。これらの型のコンピュータ 相互接続システムはVAXアーキテクチャのプロセッサ及 び大容量記憶装置に対して商業的に使用され、高性能及 び高信頼性の汎用システムを提供している。しかし、付 加的機能、コンピュータ装置の広範な両立性、高速、低 40 価格、より大きい回路網及び高信頼性 (データ及びハー ドウェアの両者) に対する要求の増加に伴って、この型 の相互接続システムの更なる開発が不可避である。

この型の回路網内の任意のノードによって開始された バケット転送の完了見込みは、 直列データチャネルが解 放されているか否か、即ち別の転送のために使用されて いないか否かに依存し、また宛先ノード自体が使用され ておらずパケットを受信する準備が整っているか否かに 依存する。この見込みは1以上の直列データチャネルに よってノードを相互接続することによって増大させるこ 50 とができる。また1以上の直列データチャネルを設ける ことによって、同時に1以上のチャネル上で同時受信及 び送信の両方或は何れか一方を行うことが可能となる。 送来の苦干のこの型のパケット通信システムは各メード 毎に2つの伝送チャネルを含んでいたが、これらは同時 使用のためにではなく冗長度の目的のためのものであ り、従って信頼性は高められるが最高データ転送速度は 改善されていない。

データの同時送信及び受信の両方或は何れか一方は、単性に面別ボート即ち通信アダプタに付随する全てのボートハードウェアを同一化するととによって、直列データ 10 リンクに提供されて来た。これは、より高値になり、より大きい空間を占有し、より多くの電力を消費するだけではなく、ボートはホストコンピュータによって別々にアドレスしなければならない。即ち、多重同時経路をホストコンピュータに対して透明ならしめることが好ましい。

バケットデーダ法をこの型のシステム内のあるノード

において送信或は受信しつつある時には、データ流を送

信機へ供給する、或は受信機からの到来データ流を送

れるためにそのノードによって使用されるデータ取扱い。20

国路は、許容されないバス要求等に基く機能停止或は遅

延の可能性をもたらすことなく転送を実行できなければ
ならない、受信或は送信中の機能停止は、バケットを廃

乗及び再送しなければならないことを意味する。あるノ

・ドにおいてバケットを受信しようとしている時点は知

られておらず、別のバケットが直ちに後続するかも知れ
ないので、受信済バケットは受信機からホストコンビュ

ータへ流送に移動させなければならない。

本発明の主目的は、改良されたコンピュータ相互接続 システム、特にノード間の二重経路を同時に使用すると 30 とによって性能を向上せしめたコンピュータ相互接続シ ステムを提供することである。別の目的は 1つのノー ドから別のノードへの伝送経路を有効利用する大きい可 能性を達成し、しかもシステムの構成要素部品を不要に 重複させることがない改良された高速コンピュータ相互 接続システムを提供することである。更に別の目的は 二重経路によって同時送信及び受信の両方或は何れか― 方を可能ならしめ、しかも二重経路の一方或は他方の使 用をホストコンピュータに対して透明ならしめた二重経 路バケットデータ通信システムを提供することである。 付加的な目的は、2或はそれ以上の直列チャネルを介す る高性能二重同時操作を取扱うのに適するパケットデー タ送信及び受信システムを提供することである。 [発明の概要]

本発明の一実施例によれば、コンピュータ相互接続シ ステムは同時に活動できる二重程路によるパケットデー タ転送を使用する。ノード或はコンピュータなセ中央ハブ を通しててれらの値列データ経路によって星代ネットワ ークに接続されている。中央ハブは、パケット内のアド レスを検出して郷ノードから発先ノードまでの経路を確 50

立できる。送信すべきバケット或は受信中のパケットを 一時的に記憶するために、バケットバッファを使用す る。パケットバッファへのワイドワード(例えば32ビッ ト) アクセスポートを、このポートをアクセスする際に ビット直列に或はビット直列から変化させるための変換 器と共に使用することによって、高速直列経路のデータ 転送速度をこのパケットバッファのためのすきまのある アクセスサイクルに合わせることができる。パケットバ ッファへのアクセスを割当てる際に直列経路への或は直 列経路からのデータのためのアクセスサイクルに対して 優先順位が与えられるので、直列リンクのビットレート でのデータの引渡しに関しては機能停止の要はない。CP Uへ或はCPUからデータを移動させるタスクは、パケット バッファへのアクセスのスケジュールにおける二次優先 順位が与えられるが、そうではあってもパケットを局部 的に処理してそれらをパケットバッファの外へ移動させ て新しく到来するデータバケットを収容するために充分 な時間は存在する。通常、ボートプロセッサは直列経路 及びデータ移動機能の他にパケットバッファをアクセス し、このポートプロセッサのためのアクセスサイクルは 他の必要アクセスと交互に配置されているが直列経路ア クセスよりも優先順位は低い。例えば、ポートプロセッ **サは、アドレス、コマンドフィールド、及び他の定義情** 報が配置されているパケットの見出しを検査するために 使用できる(との情報はパケットがまだパケットバッフ ァ内にある時に検査され、そのバケットをホストプロセ ッサへ移動させるか否かを決定する)。これら全ての型 のアクセスは通常の要求/許可裁定を必要とせずにスケ ジュールされ、直列経路は要求すれば無条件アクセスが 与えられるが1つ置きのサイクル以上頻繁にアクセスす ることはできない。もし直列経路もアクセスを必要とし ていれば介入サイクルを常に許す一定遅延アクセスがポ ートプロセッサに与えられる。また、ポートプロセッサ は続くアクセスサイクルでパケットバッファヘアクセス できない。ホストコンピュータへ、或はホストコンピュ ータからデータ移動のタスクは、他の2つの機能によっ て占有されていないサイクルを使用する。従ってバケッ トバッファのサイクル時間はこれらの全ての競合機能を 収容するのに充分に速くなければならない。標準的な型 の要求/許可裁定を行わずに、上述のようにしてデータ ムーバ及びポートプロセッサにパケットバッファをアク セス可能ならしめるために、運転中のデータは転送が実 行される前に条件付きでバッファ即ち駐留させられてサ イクルの介入を可能にしている。

## (実施例)

本発明の特徴と信ぜられる新規なる特色は特許請求の 範囲に記載されている。しかし、本発明自体及び他の特 色及びその長所は以下の添付図面に基く特定実施例の説 明から理解することができよう。

第1図は本発明の特色を実現するために、同時送信及

び受信の両方或は何れかを一方を行う二重経路を使用し たパケット型のコンピュータ相互接続システムを示し、 本システムはメッセージを生成し、受信できる複数のCP ULO或は類似のプロセッサ型装置を有する。ノード即ちC PU10はディスク制御装置、高速プリンタ装置、或はこの 型の他の資源、並びに高性能データプロセッサであって よい。各CPU10はシステムバス12によって通信アダプタ1 1に結合されている。CRITOが例えばVAXアーキテクチャ 標準を使用している場合には、バス12は同じ64ビットの 多重化アドレス/データバス、及びVAX CPIが主メモリ 及び他のこのような局所資源をアクセスするために使用 する制御バスを含み得る。このコンピュータ相互接続シ ステムにおいては、数百或は数干という多数のこれらCP U10を設置することが可能であるが、簡略化のために3 つのCPUだけを示してある。各通信アダプタ11は2つの 直列リンクA及びBからなる二重通信経路に接続されて いる。各チャネル即ちリンクAは直列受信ライン13及び 直列送信ライン14を、また各リンクBは直列受信ライン 15及び直列送信ライン16を有している。全ての直列リン の直列リンクBはハブ18に接続されている。ハブ17及び 18は能動相互接続メカニズムであってよく、その場合に はそれらはクロスバスイッチとして機能し、直接リンク A或はBの一方上に送信されるメッセージパケット内の アドレスによって要求されるアダプタ11の一方と他方と の間を直接接続を行う。

二重経路直列リンクA或はB上で送受信されるメッセ ージパケット20の書式は、ディジタル・エクィップメン ト・コーポレーションの合衆国特許4,777,595号に記載 され、また第2図に示してある。バケット20は同期部分 30 21. 見出し及び情報部分22、及び終端部23を含む。同期 部分及び終端部は通信アダプタ11によって付加され、見 出し及び情報パケット22はあるノードに対してホストコ ンピュータ或はCPU10内で生成される。見出し及び情報 部分22は約10からある実施例における約4,100バイトま での長さの整数のバイトからなる。バケット20の各バイ トはマンチェスタコーディングを使用してリンクA或は B上でビット直列で送信される。直列リンクA或はB上 の伝送速度は、例えば70Mビット/秒、即ち114.28ナノ 秒/バイトである。同期部分21は、7のような固定数の 1 バイトビット同期文字 (例えば16進数の55) とそれに 続く 1 バイト文字同期(例えば16進数の96)を含み、受 信アダプタ11に到来メッセージの始めを認識可能ならし め、またビット及び文字境界に同期したクロックを再生 成するように機能する。終端部23は、源ノードにより生 成された32ビットCRCを含む。CRCは、見出し及び情報部 分22内の全てのビットの機能を計算して受信したデータ の完全性を検査するために受信ノードによって使用され る。終端部23は、単にメッセージパケットの終りを指定

20は、リンクA及びB上で、ワイヤリンク上に搬送波が 存在しない間隔によって離間されて非同期的に伝送され

第2図のパケット20の見出し及び情報部分22は、どの 型のメッセージが送信されつつあるかを指定する型フィ ールド即ちコマンドフィールド24と、それに続いてバイ トの数で表わされるメッセージの長さを指定する長さフ ィールド25とを含む。アドレスフィールド26は(源ノー ドの)CPU10がデータを送ることを要求する宛先アドレ 10 スを指定し、この宛先アドレスは信頼性を増すために同 一アドレスの補数として第2のフィールド27内に反覆さ れる。源アドレス(データを送りつつあるノードのアド レス) はフィールド28内に包含されている。これらのア ドレスは、使用するソフトウェアに依存して絶対アドレ ス或は別名であってよい。アドレスフィールドの大きさ はネットワーク内で独特にアドレス可能なノードの数を 決定する(1パイトのアドレスフィールドは256ノード をアドレスできる)。 これらのフィールド24乃至28がパ ケットの"見出し"を構成する。バケット20のアドレス クAは中央ハブ即ち分配ノード17に接続され、また全て 20 に後続するのはデータフィールド29であり、その長さは 0万至4089バイトであり得る。肯定広答パケットは第2 図のパケット20と同一の書式であるが、そのデータフィ ールド29の長さは0であり、長さフィールド25は有して いない。肯定応答バケットの型フィールド24は肯定応答 に対するあるコード及び否定応答即ちNAKに対する別の コードを有する。

第1図に示す如き直列リンクA及びBに沿ってデータ パケット20を輸送するために使用される媒体は同軸ライ ン対13及び14、或は15及び16である。即ち、4本の同軸 ケーブル (各チャネル毎に2本) が各ノードを接続して いるのである。しかし、光ファイバ或はツイストベアケ ーブルのような他の媒体を代りに使用できることを理解 されたい。同様に、ネットワークは他のネットワークへ のブリッジを含むことが可能であり、また上述のクロス バススイッチ以外の相互接続配列を使用することが可能 である。

第1図の二重経路コンピュータ相互接続システムにお いては、何れかのCPU10はハブ17或は18を介して2つの 異なる遠隔CPUへパケット20を同時に送信することがで き、或は2つの遺隔CPU10から2つの異なるパケット20 を同時に受信することができ、或はパケット20をリンク Aで送信しながらパケット20をリンクBから受信する (或はその逆も可) ことができる。即ち、CPU10が特定 遠隔CRU10に向かわせるべくハブ17或は18へメッセージ パケット20を送る時、アドレスしたCPUのための直列リ ンクA或はBが受信のために使用されていない確率は、 1本の経路だけが存在する場合よりも遥かに高い。もし メッセージパケット20が1つのCPU10によってリンクA 或はB上に送出され、ハブ17或は18がアドレスされた歳 するように機能する複数の終端部文字で終る。パケット 50 隔CPU10への経路が使用されていることを見出せば、そ

のバケット20は頻繁され、再送信しなければならない。 (ケダブタ11が出力ライン14吸は15上へ送信している 時、とのアダブなは同時にその別来受信ライン13或は15 上の搬送波を検出し、バケット20をとのバケットによっ てアドレスされた連隔CPU上に送出できない時には検動 ハブはこの受信ライン13或は15上へ "波れ刺刺御"信号を 送出している。)従ってバケット20の送信を、売了前に 打切ることができる。もし推動・バ17項は13化よって企 図した連隔CPUのへの接続がなされれば、所与のCPU10化 よって送信されるバケット20は推動・バ17項域は15を介し でアドレスされた現先へ送られ、次で肯定応高バケット がこの連隔CPUから送り戻され受信ライン13域は15を介 して前記所手のCPU・強びかれる。

能動ハブ17内の回路は、見出し21を検出することによ って何れかのライン14或は16上の送信されたパケット20 の存在を検出し、フィールド26及び27から宛先アドレス を決定し、アドレスされた宛先ノードが使用されていな いリンクA或はBがあるか否かを検査し、もしあればバ ケットをそのノードへ送るべく接続を行う機能を遂行で きる。リンクA及びBはCPU10の立場から交換可能であ る。1本の代りに2本の直列リンクA及びBを有する理 由は、一方が使用されていない確率を高めて、平均遅延 時間或は必要な再試行回数を減少せしめるためである。 任意時点には、ハブ17或は18を通して複数のノード対間 に幾つかの完了した接続が存在していよう。 ハブ17或は 18は、1987年10月16日付で合衆国へ同時出願された一連 番号109.503号、110,009号及び110.513号(何れもディ ジタル・エクィップメント・コーポレーション) に記載 されている技法で、或は第7図及び第8図を参照して後 述するように構成することができる。

アダプタ11の詳細を第3図に示す。ワイヤインタフェ ース回路30は直列リンクA及びBの送信及び受信ワイヤ 13、14、15及び16への接続を行う。他方の端において、 バスインタフェース回路31はバス21をアダプタ回路へ結 合する。バス12は64ビットの多重化アドレス/データバ ス12a及び制御バス12bを含む。このバス12は、例えば主 メモリ、及び他の種々の資源をアクセスするためにCPIT 0も使用するので、アダプタ11はこのバスを共用しなけ ればならない。データムーバA及びBと呼ぶ2つのDMA 型回路32及び33は、メモリ制御装置35を使用してデータ 40 をデータバス12aと (インタフェース31を介して) パケ ットバッファメモリ34との間で移動させるために使用さ れる。データムーバA32はデータのブロックをCPU10から パケットバッファ34へ転送するために使用され、データ ムーバB33はデータのブロックを他の方向へ、即ちパケ ットバッファ34からCPU10へ転送するために使用され る。各データムーバ32及び33は4つの64ビット倍長語 (ダブルワード)を保持するバッファを含み、バス12へ のアクセスとバケットバッファ34へのアクセスとを別々 の時間に定めることができる。ポートプロセッサ 36は、

EPROMXCFA4総分を有するプログラム記憶装置37Mに記 使されているプログラムの制御の下に、アダプタ110内 部動作を規定する。メモリ制御回路35は、後途するよう に出力及び野米データパケットの転送を裁定し、指令 し、これちのパケットをパケットバッフッ34何に一時的 に記憶させるよりに機能する。

10

パケットバッファ34はA或はB受信ラインから受信し たデータのパケットのための一時記憶装置として機能す る。これらのパケットはパケットバッファからCPU10へ 或はその主メモリヘデータムーバB及びデータバス12a によって移動される。同様に、パケットバッファ34はA 或はB送信ライン14或は16の何れかによって送信されよ うとするパケットのための一時記憶装置として機能す る。この場合には、パケットはデータバス12a及びデー タムーバAを介してCPU10からパケットバッファへ送ら れる。パケットバッファ34は、32ビットデータバス40. 13ビットアドレスバス41.及び制御ライン42によってメ モリ制御回路35へ接続されている。本実施例におけるバ ケットバッファ34の大きさは8Kロングワードである(旧 20 しロングワードは32ビット、即ち2つの16ビット語、或 は4 バイトである)。 データは、チャネルA データ受信 ライン13に関してはバイト巾の受信データバス43によっ て、またチャネルBデータ受信ライン15に関してはバイ ト巾受信データバス44によってワイヤインタフェース回 路30からメモリ制御回路35 (及びパケットバッファ) へ 転送される。同様に、送信データは、チャネルAにおい ては送信データバス45を介して、またチャネルBにおい ては送信データバス46を介して並列にワイヤインタフェ ース回路30へ転送される。

30 ワイヤインタフェース回路30は、A及びBの各チャネ ル毎に、出力データに対しては並列直列変換器47を、ま た到来データに対しては直列並列変換器48を含む。同様 に、各出力経路は2進・マンチェスタコード変換器50を 含み、各到来受信データ経路はマンチェスタ・2 進コー ド変換器51を含む。クロックは、クロック検用器同路52 を使用して各チャネルA或はBの到来信号から取出され る。このワイヤインタフェース回路30に使用するのに適 するマンチェスタ・2 進デコーダ及びクロック検出器回 路の一例は、ディジタル・エクィップメント・コーポレ ーションの合衆国特許4,592,072号に示されている。ラ イン13及び15上の出力送信パケットは変換器47及び50へ 印加される局部70Mビット/秒クロック発振器によって クロックされる。ワイヤインタフェース回路30の制御 は、メモリ制御回路から制御バス53を通して状態機械と して動作する制御回路54へ印加されるコマンドによる。 各チャネル毎の検出器55は、受信ライン13或は15上の搬 送波の存在を検出して制御回路54へ搬送波検出信号を供 給し、また(制御回路54によって動作可能となった後 に)パケット20のビット同期文字に続く文字同期フィー 50 ルドの存在を検出するように機能する。こうして、到来

バケットにより先ず搬送波検出信号が制御回路54へ送ら れ、次いでもし制御回路54が検出器55へ可能化信号を送 れば、文字同期バイトにより同期信号が制御同路54へ送 られ、このとき制御回路54は直列並列レジスタ48に指令 してクロック検出器52から出てきたクロックによって決 まるクロックレートでデータビットのクロッキングを開 始する。8 クロック (8 ビット)後、データのあるバイ トがメモリ制御回路35へ転送するためにバス43或は44へ ロードされる。メモリ制御回路35には、バケットバッフ ァ34に32ビットのロングワードを書き込むまでに、これ 10 ちのバイトの4つが累積される。ライン13或は15上のデ ータ転送速度は例えば70Mビット/秒(114,28ナノ秒/ バイト) であるから、パケットバッファ34への書き込み 動作には(32×114.28)/8の速度即ち456ナノ秒に1回 でよい。バス40~42を介するパケットバッファ34の読み 出し或は書き込みのためのサイクル時間はこの値の約1/ 8(例えば64ナノ秒/サイクル)に過ぎないから、バケ ットバッファへ他の機能のためにアクセスするための時 間は充分に存在する。即ち、1つのチャネルトのパケッ ト受信にサービスするために必要なバス40上のアクセス 20 サイクルは7番目或は8番目のサイクルである。出バケ ットも同様に取扱われる。即ち、32ビットロングワード はバス40~42を介してパケットバッファから読み出さ れ、次でバス45或は46を介して変換器47の1つへ送られ (一時にバイト或はニブル). クロック輸出器52からの クロックではなく局部クロックを使用して70Mビット/ 秒(14.285ナノ秒/ビット)の速度で2進・マンチェス タ変換器50からクロックアウトされる。両方チャネルA 及びBを使用する同時受信(及び送信の両方或は何れか 一方)には、ワイヤインタフェース30への、或はワイヤ 30 インタフェース30からの転送のためにパケットバッファ バス40上で利用可能なアクセスサイクルの約1/4しか必 要としない。

メモリ制御回路35、ワイヤインタフェース30、及びデ ータムーバ32及び33の動作はポートプロセッサ36によっ て制御される。ポートプロセッサ36は、市販の高速RISC 型マイクロプロセッサからなっていても、或はネットワ 一クの特定プロトコル或は応用に対して特別に適合させ てもよい。とのプロセッサ36は、アドレスバス56、デー タバス57及び制御バス5%によってそのプログラム記憶装 40 置(メモリ)37にアクセスする。また局部メモリ5%は内 部データバス60によってアクセスされる。バス60は、メ モリ制御回路35内の種々の制御レジスタ或はステータス レジスタに書き込む、或はそれから読み出すためにもプ ロセッサ36によって使用される。局部メモリ59は単に、 要求に応じて、若干の一時的に使用される或は可変アド レス或はノード特性を記憶するだけである。このメモリ 59は、プロセッサ36だけがアドレスバス61を介してアド レスする。プロセッサ36は、制御バス63によってメモリ 制御回路35及びデータムーバ制御回路62へ制御信号或は 50 トプロセッサ36によって使用されるアドレスを保持す

コマンド信号を送り、これらの制御回路からこれらの信 号を受信する。ボートプロセッサ36は、データバス60. 6ビットのアドレスバス67、及び制御バス63によってメ モリ制御回路35内の種々のアドレスレジスタ及び制御レ ジスタにアクセスする。プロセッサ36からのコマンドに より、メモリ制御回路35からのコマンドにより、そして システム制御バス12b、制御バス64を介してCPITOからの コマンドによって制御回路62は選択されたデータムーバ 32を作動し、一方の側の64ビットデータバス65或は他方 の側のメモリ制御回路35へ行く32ビットデータバス66を 使用して4つの倍長語(データの4つの64ビットセグメ ントのブロック)のDMA転送を実行する。即ち、データ ムーバAの一つの機能はバス12aからの64ビット巾のデ ータ書き込みを32ビットに変換してバス66を介してパケ ットバッファ34内へ転送することであり、同様にデータ ムーバBはバス66を介してパケットバッファ34から2つ の32ビットロングワードを受けてバス65を介して1つの 64ビット倍長語をバス12aに送る。これらの転送は4つ の群、即ち4×64ビット(4×8即ち32バイト)で行わ れ、各群間にはある待機期間が存在する。これはCPUIO バスを長期に亘って結合するのを回避するためであり、 またブロック移動が8×32ビット置きに平均1回のパケ ットバッファアクセスで行われる限り、パケットバッフ ァ34を送信データで再補填する或は受信データを枯渇さ せるには充分である。

12

第4図はメモリ制御回路35の構造の詳細を示す。との 回路は、パケットバッファデータバス40、パケットバッ ファアドレスバス41、ポート内部バス60、データムーバ バス66、及び送信及び受信バス43、44、45及び46へのア クセスを制御する。パケットバッファ34は4つの異なる 機能要素に対してボートを有しており、これらは全てバ ケットバッファへのアクセスを有していなければならな い。これらの4つの機能要素は、(1)データを送受信 するためのワイヤインタフェース、(2) CPUIOからの 送信データを流入させるデータムーバA、(3)受信し たパケットをCPU10へ送出するデータムーバB、及び (4) データがパケットバッファ内にある間にアドレス を検査し、またデータの送受信を取扱うポートプロセッ サ36である。パケットバッファのためのアドレスバス41 は、これら4つの機能のための4つの入力を有するマル チプレクサ70によって駆動される。これら4つの機能の 中の3つの機能のためのアドレスカウンタフ1. 72及び73 はマルチプレクサ70への入力74、75及び76を供給する。 カウンタ71はCPU10ヘデータを送るためにデータムーバ Bによって使用されるパケットバッファアドレスを保持 し、カウンタ72はCPU10からパケットバッファへ送られ るデータのためのデータムーバAのためにパケットバッ ファアドレスを保持する。カウンタ73は、書き込み或は 読み出しのためにパケットバッファにアクセスするボー

る。これらの各カウンタは、例えばブロック移動に関し て反覆する読み出し或は隣接位置への書き込みの各サイ クル毎に自動的にインクリメントされる。アドレスカウ ンタ71、72及び73は、選択のためのアドレスバス67を使 用して入力パス77を介してボートプロセッサ36によって 書き込まれる。同様に、これらのアドレスカウンタは前 述のようにバス74、75及び76 (アドレスバス67によって 選択される)からの入力79を受けるマルチプレクサ78を 介してポートプロセッサによって読み出される。マルチ プレクサ78の出力はセレクタ81及び82を介してポートデ 10 ータバス60へ結合される。マルチプレクサ70を介するバ ス41のための他のアドレス入力は送信/受信制御回路86 内の1対のアドレスレジスタ84及び85からの入力83によ る。これらのアドレスレジスタは、ボートバス60及びア ドレスレジスタ71~73に書き込むのに使用されるものと 同一の内部バス87を介してプロセッサ36によって書き込 むことも、或は選択用バス67を使用してバス88、マルチ プレクサ78及びセレクタ81及び82を介してプロセッサ36 によって読み出すこともできる。

第4図にはパケットバッファのメモリマップ89も示し 20 てあり、記憶域の8Kロングワードは受信データのための ゾーン1及びゾーン2及び送信を待機しているデータの パケットのための送信ゾーンに分割されている。ゾーン 1及び2の大きさはそれぞれ2Kロングワードであってよ い。カウンタレジスタ71は常に送信ゾーンをアドレス し、カウンタレジスタ72、84及び85はメモリマップ89の ゾーン1及びゾーン2領域をアドレスする。後述するゾ 一ン管理者回路は受信データをこれらのゾーンへ書き込 む方式を制御する。

第4図のメモリ制御回路はデータムーババス66とパケ 30 ットバッファバス40との間の経路を規定する。データム ーバA内の6×64ビットバッファからの32ビットロング ワード内のデータはバッファレジスタ90に印加され、各 32ビットロングワードはバス91及びマルチプレクサ92を 介してパケットバッファへ書き込まれるまで1サイクル の間レジスタ90に駐留する。同様にして、バス40上のパ ケットバッファからのデータは駐留用レジスタ93或は94 内に保持される。レジスタ93及び94はバス95からの入力 と、ポート内部バス60或はデータムーババス66への出 力、96及び97を有している。バケットバッファデータの 40 U10からデータ転送を必要とする時(例えばパケットを ための駐留用レジスタ93からの出力96はセレクタ81及び 82を介してバス60に結合される。バス66を介してデータ

レジスタ100からのものである。レジスタ100は、もしバ ス66が話中であれば、バス87からデータムーバBへ送ら れるデータの32ビットロングワードを保持する。 第4図のパケットバッファバス40は、ポートバス用レ

ムーバBへ行くデータはセレクタ99によってバス98に結

合される。セレクタ99の一方の入力はバス97を介して駐

留用レジスタ94からのものであり、他方の入力は駐留用

可能であり、またバス95を介してワイヤインタフェース 回路30~行く送信バス45及び46~データを供給する。バ ス40及び95はビットバスであるから、このデータは結合 器101及び102内に緩衝されて32ビット巾データの代りに バイト或はニブルが供給される。バス40及び95は、バス 45及び46よりも4或は8倍短い(及びワイヤ14及び16上 で32ビットのデータを転送するのに要する時間よりも約 32倍短い)サイクル時間を有する。バス43及び44上の到 来データも同様に結合器103及び104内に緩衝されてバイ ト巾から32ビット巾に変えられ、次でセレクタ105及び バス106によってマルチプレクサ92へ接続される。従っ てプロセッサ36の任意機械サイクル或はパケットバッフ ァ34のバスサイクルにおいて、パケットバッファは32ビ ットロングワードのデータを(1)結合器101或は102 へ、或は(2)とのサイクル或は次のサイクルにバス60 を介してプロセッサ36へ供給するためにレジスタ93へ、 或は(3) このサイクル或は次のサイクルにバス66を介 してデータムーバBへ供給するためにレジスタ94へ供給 できる。或は変形として、パケットバッファは32ビット ロングワードを(1)結合器103或は104から、或は

14

(2) バス66及び入力91を介してデータムーバAから、 或は(3)バス60及びバス87を介してプロセッサ36から (書き込みのために)受信することができる (全てマル チブレクサ92を通して受信される)。

任意のサイクル中にデータの源或は宛先の何れを使用 するかの裁定と制御は、第4のメモリ制御回路内の裁定 及び制御回路108内で決定される。回路108はパケットバ ッファ34亿、マルチプレクサ70及びバス41を介してアド レスを、またバス42を介して読み出し或は書き込み制御 を供給し、またバス40と上述の他の要素との間のデータ 経路を確立するようにに機能する。この目的のために制 御同路108は各セレクタ即ちマルチブレクサ70、78、8 1 82. 92、99及び105へこれらが使用される機械サイク ル中に制御信号を供給し(図示せず)、種々のレジスタ 或はバスにロードし、或は読み出しを行う。制御回路10 8は順次読み出し或は書き込み、即ちプロック移動中に カウンタレジスタ71~73或は84及び85のインクリメント をトリガする.

データムーバBを介してバケットバッファ34およびCP 受信してパケットバッファ内に記憶させる時) ボート プロセッサ36はあるルーチンを実行する。即ち先ずこの パケットの始めアドレスをレジスタ71内へロードし(従 ってアドレスされたデータをパケットバッファからレジ スタ94へ取り込み始める)、次いでバス63上に発行され るコマンドによって制御が裁定及び制御回路108及び5人 ーバ制御回路62へ転送される。制御回路62は、制御回路 108からバス63のあるライン上に供給される。"読み出 しムーババッファ作動可能"コマンドを受け、ムーバB ジスタ93及びデータムーバ用レジスタ94ヘデータを供給 50 が作動可能である場合には(ムーバBは制御バス64を介

してバスアクセスを要求し、CPUデータバス12aの使用を 取得しなければならない)、バス63を介してメモリ制御 回路108へ"読み出しムーバ転送ゴー"コマンドを供給 する。制御回路108は"読み出しムーババッファ作動可 能"コマンドをクリヤし、パケットバッファから取り込 んだ32ビットロングワードを第4図の経路95, 94, 97. 99、98を介してバス66上へ配置する。もしバス66が話中 であるか、或は未だにゴー信号が供給されなければ、こ のデータは駐留用レジスタ94内に保持することができ る。アドレスレジスタ71は制御回路108によってインク リメントされ、"作動可能"及び"ゴー"シーケンスが 再び開始される。ムーバAは、このようにして転送され た8つのロングワードをアセンブルしてそれらを内部4 ×64ビットバッファ内に記憶し、次いでこの内部バッフ ァがいっぱいになると通常はCPUの主メモリへのDMAによ ってCPU108へロングワード書き込みを試み、CPUバスへ のアクセスが与えられ書き込みが完了している場合に は、"ゴー"を再び供給することができる。プロセッサ 36がパケットの開始及び終りアドレスのトラックを保持 しており、また制御回路108内のカウントレジスタもロ ードしているから、このカウントに達すると、即ち受信 した全データパケットが転送されてしまうと、シーケン スは終了する。

書き込みムーバAを介してCPUIOからパケットバッフ ァ34へ転送を必要とする時(例えばCPU10が送信するメ ッセージを有する時)には、CPU10は先ずバス65を介し てコマンドロングワードをムーバA内の内部レジスタへ 書き込み、次いで制御回路62はこのコマンドを復号して バス63を介して要求を供給する。ボートプロセッサ36は この要求に応答して新パケットに適するレジスタ72へPB 30 開始アドレスをロードすることによってデータ移動を開 始し、制御を制御回路108へ転送する。制御回路108はバ ス63を介して"書き込みムーババッファ作動可能"信号 を制御回路62へ供給してデータをバス66上へ送ることが 可能であることを指示する。制御回路62は、レジスタ転 送及びパケットバッファ転送のためのバス66を裁定する ことによって空きバスサイクルを検出すると、データの 最初の32ビットロングワードをバス66上に配置し、"書 き込みムーバ転送ゴー"信号を供給して制御同路108に レジスタ90を通してバス66からデータを取得せしめ、そ 40 れをレジスタ72によって規定されたアドレスされた位置 にバス91及びセレクタ92を通して書き込む。もしバス40 が話中であれば、データは次の使用されていないバスサ イクルまで駐留用レジスタ内に保持される。書き込みが 実行されてしまうと、制御回路108は再びバス63を介し て制御装置62に"書き込みムーババッファ作動可能"信 号を供給し、サイクルが繰返される。

第5図は種々の条件に対するパケットバッファバス4 0、41、42のアクセスサイクルのタイミング図である。 本例におけるアクセスサイクルの長さは64ナノ秒であ

り、各アクセスサイクル中にパケットバッファ34への書 き込み或は読み出しを行うことができる。ポートプロセ ッサ36及びワイヤインタフェース30によるパケットバッ ファへのアクセスは上述のデータムーバ制御回路62より も高い優先順位である。即ち、もしポートプロセッサ36 或はワイヤインタフェースの何れかが第5図のサイクル 1中にパケットバッファへのアクセスを要求すれば、デ ータムーバは制御同路108から上述の制御同路62への "作動可能"信号を否定することによって機能停止され る。その結果ポートプロセッサ或はワイヤインタフェー スの何れかのアクセス時間が固定され、予測可能とな る。前述のように送信及び受信データ転送速度は、たと え両直列経路A及びBが使用中であるとしても、バス43 ~46を介して転送されるデータ量がバス40上で利用可能 なアクセスサイクルの約1/4しか占有しないような速度 であり、またこれらは非隣接サイクルであろう(ワイヤ インタフェースは2つの順次サイクルにおいて決して連 続要求は行わない)から、もしバス40がワイヤインタフ ェース転送に関して1サイクル中に話中であっても次の サイクルは使用されてはいない。従ってワイヤインタフ エースはチャネルA及びB上に直列データ流を維持する ことができ、ポートプロセッサ36によって実行されるコ ードはパケットバッファ34からデータを所定のアクセス サイクルで受ける。プロセッサ36は最大1つ置きのサイ クルにバス40要求を行うことも禁止されている。 即ち連 続要求は許容されていないのである。

16

裁定及び制御回路108は、要求/許可プロトコルの必 要性を回避するために駐留用レジスタを使用して、メモ リバス40サイクルをプロセッサ36及びワイヤインタフェ ース制御回路86、54C割当てる。ワイヤインタフェース 制御回路86、54が行う、書き込みメモリアクセスの要求 は直ちに叶えられる。このことはポートプロセッサ36に 対しても同様であることは明白である。これらの何れか の源からのデータはメモリ制御回路108によって受入れ られ、データをリタイヤ (メモリ34へ書き込む) させる のか或は駐留させるのかを決定する。要求は、たとえブ ロセッサ36及び制御回路86の両者が同一サイクル中に書 き込み要求を行ったとしても、常に求めに応じて受入れ られる。"パケットバッファ読み出し"要求も直ちに吐 えられ、ワイヤインタフェース制御回路からその要求は その要求に続くサイクル中に実行され、データは次のサ イクル中に結合器101或は102へ戻される。プロセッサ36 の読み出し要求は遅延なく受入れられ、またこのプロセ ッサ読み出し要求に対するバス40を介してのメモリ取り 込みは次のサイクル或はその後のサイクルの何れかに発 生するが、読み出されたデータは駐留用レジスタ93内に 保持されているために常に要求の後の第3のサイクルに 戻されるので、プロセッサ36は常に固定された遅延で戻 りデータを期待できる。メモリ制御回路が同一サイクル 50 における制御回路86及びプロセッサ36からの書き込み要 求を叶える場合には、プロセッサのためのデータを駐留 用レジスタ109内に駐留せしめ、第1メモリサイクル中 にワイヤインタフェース結合器10或は210からのデータ をリタイヤさせ、次いで次のサイクル中に駐留用レジス タ109からのプロセッサデータをリタイヤさせて制御回 路108が更に2つの要求を受入れるべく作動可能ならし めておく、プロセッサ3回域はフイヤインタフェース制御 回路8、540円れかが単矩に書き込み要求を行った場合 にはそれらのデータを第1のサイクル内にリタイヤさ せ、必要ならな職後のサイクルを他のボートに利用可能 はくらいる。

駐留用レジスタ90及び94は上述のようにデータムーバ インタフェース内でワイヤインタフェース及びプロセッ サの優先順位と共に使用される。制御回路62によって送 られる"書き込みムーバ転送ゴー"信号はパケットバッ ファ要求として作用し、書き込みデータがバス66を介し てメモリ制御回路35へ送られつつあることを指示する。 バス66上のこのデータは制御回路108の制御の下に経路9 1を介してパケットバッファ内に書き込まれるか(もし プロセッサ要求或はワイヤインタフェース要求がベンデ 20 ィングでなければ)、或は駐留用レジスタ90内に保持さ れるかの何れであるから、データが失われることはな く、再送の必要も無ければ、レジスタ90が使用されてい ないことを"作動可能"信号が指示した後は"バス要 求、バス許可"裁定の必要も無い。ポートプロセッサ36 による読み出しムーバアドレスレジスタ71のローディン グは制御回路108へコマンドされ、パケットバッファへ アドレスするための読み出しシーケンスが開始される。 パケットバッファのためのサイクルが読み出しムーバシ ーケンスに与えられる場合には、制御回路10%はレジス タ71によってアドレスされたパケットバッファからデー タを事前に取り込み、それを駐留用レジスタ94内へロー ドする。ムーバBがこのデータを受信するように作動可 能である時には、制御回路62は別の要求として作用する "読み出しムーバ転送ゴー"信号を送る。メモリ制御回 路から従来の如き"許可"信号が送られることはない。 "読み出しムーバ転送ゴー"信号に伴ってムーバ制御回 路62によって要求されたデータは、制御回路62からのと の要求の前に既に駐留用レジスタ90内に記憶されてい る。制御回路108はこの"ゴー"信号を制御回路62から 受信すると駐留用レジスタ90内のデータをバス66上に配 置させる。またこの信号は裁定される別のバケットバッ ファ要求としても作用し、もしこのサイクル中にパケッ トバッファバスが使用されていなければデータの別のロ ングワードがムーバBから事前に取り込まれる。この "作動可能"/ "ゴー" ハントシェークが進行するにつれ て、制御回路108は、プロセッサ36とワイヤインタフェ ース制御回路86、54との間の要求競合を解消するために プロセッサ駐留用レジスタ109を使用しつつ書き込みム

用レジスタ94を満たし続けようとする。

18

第4図のメモリマップ89から明白なように、パケット バッファ34の受信部分は受信データが書き込まれる2つ のゾーンを有し、これらのゾーンは第6図の同回路の論 理部分によって表わされているような技法で制御回路10 8によって管理される。このゾーン管理の目的は、可変 の大きさの2つの直列データ流パケットが同時に到達す るようなことがあっても、受信したデータをパケットバ ッファ34内に一時的に記憶させることである。この管理 技術は、たとえバッファが完全に利用されていない場合 でもパケットを取扱う容量を減少させてしまう固定され た大きさの領域を保留しておく従来技術を同避する。各 到来パケット20は、大きくても小さくても同じ始めフィ ールド24~28及びCRCを含み、小さいパケットはデータ フィールド29として同量の或はより多くの記述情報を有 するかも知れない。即ち、小さいパケットにおいては記 述対データ比が高いものと考えられ、大きいパケットで はこの比が小さい。小さいパケットはスペースを使用す る(もし固定領域が割当てられていれば空費する)だけ ではなくプロセッサタイムまでも使用する。これは、ポ ートプロセッサの責任において、プロトコルのどの部分 に配置されていようとも検査及び導入のためにパケット にアクセスしなければならないからである。 上述の固定 割当ては、パケットバッファ容量に到達する可能性を増 大させるので、それ以上の到来データを受入れることは できずNAKを供給して後刻再送しなければならない。こ の二重処理はコンピュータタイムを浪費する。

従って、第6図の論理を用いて実現されているパケットバッファ管理技術の目的は、たとえ2つのパケットが30 同時に到来したとしても、またたとえパケットの大きさが可変であるとしても、パッファ3がいっぱいとなってそれ以上の受入れが不可能となるような見込みを減少させて到来データパケット20を収容することである。受信の命令は、チャネルA成は目がデータを配接しているか否か、収はアーン1歳はアーンを記憶しているか否かには関係なく保存される。これは、直列リンクA及びBの高速データ転送速度で、即ち70Mビット/秒で連成されなければならない。

データを受信するために使用されるパケットバッファ の半分(4Kロングワード)はパケットのために64までの 可変の大きさのパッファを提供し、ゾーン選択配列化よっ て応需基準で利用可能であり、パケットが重なり合っ て到着しても頭次性を維持する。引渡しの順所付けは、 パケット開示時間、パケット長、咳はパケットが受信さ れる経路A或は日には持わらず、成功したパケット終了 時間に対してなされる。従って、アダブタ110能力を高 めてパケットを高速で処理する複数の弾力的な受信デー タパッファが提供される。

プロセッサ駐留用レジスタ109を使用しつつ書き込みム 第6図において、バケットバッファ34は2つの受信デ ーバ駐留用レジスタ90を空に、また読み出しムーバ駐留 50 ータゾーン1及び2を有するものと考えられ、結合器10

20

3及び104からの到来データは受信クロスバ110に従って 一方のゾーン或は他方のゾーンに割当てられる。クロス バ110は制御装置86内の単なるフリップフロップに過ぎ ず、セレクタ105によって選択された結合器103、104入 力に関連してどちらのレジスタ84、85を使用するかを指 定する。クロスバ110は、両ライン13及び15が使われて いない、すなわち不活動 (無搬送波) であることを検出 器55が制御回路86に指示すれば、周期的にトグルする。 即ち、何れの経路A或はBも何らかのゾーンを使用する ために偏重されず、また好ましいことにはゾーンはほぼ 10 平等に満たされる。経路40-1及び40-2はゾーン1及 び2への書き込みを(あたかも分離し、日つ同時である ように)概示している。しかし、物理的にはバス40は共 用されており、もし2つのパケットが同時に受信されれ ば書き込みはインタリーブされることを理解されたい。 制御回路86内には2つのアドレスレジスタ111 112が会 まれており、ゾーン1及びゾーン2のためのヘッドポイ ンタとして機能する。2つのゾーンをアドレスするため に使用されるレジスタ84及び85はカウンタであり、イン クリメント113回路によってインクリメントされる。以 下に説明するように、各ゾーン毎に末尾ポインタ114が 含まれている。制御回路86内には比較回路115及び116も 含まれており、アドレスレジスタ84或は85の内容が末星 ポインタ114に等しい値に到達すると出力117或は118を 発生する。2つのヘッドポインタレジスタ111、112、及 び2つの末尾ポインタレジスタ114は、バス60、63及び6 7を使用してポートプロセッサ36によって書き込む(或 は読み出す) ことができる。第6図の論理は、ポートブ ロセッサによって実行されるコードによって遂行できる (但し速度は制御回路86内の固定論理を使用して高めら 30 れている。

データパケットは任意の時間にライン13或は15を通し て、また経路A或はBを通して外部源から到着し得る。 パケット1が経路Aを通して到着し、クロスパ110kCよ ってゾーン1に接続されるものとする。前述のように文 字同期の受信によって受信プロセスが開始されると、制 御回路54から制御回路86へ制御 "同期A"が送られ、ゾー ン1のヘッドポインタがレジスタ111からレジスタ84へ 複写され、マルチプレクサ70及びバス41 (第6図ではア ドレス入力41-1として示してある)を介してパケット 40 バッファ34内の次の空きロングワードを指し示すアドレ スレジスタとして使用される。レジスタ84は、ロングワ ードがパケットバッファ34へ書き込まれる度毎にインク リメントされる。もし受信プロセスが成功裏に終了 (CR C誤りが無い、長さがフィールド25亿等しい等) すれ ば、パケットの全てのロングワードがパケットバッファ に書き込まれた後にレジスタ84の内容がヘッドポインタ レジスタ111へ複写される。

第1のパケットが進行中である時に第2のパケット20 が経路Bから到来すれば、それはゾーン2へ供給され

る。ヘッドポインタ112はカウンタレジスタ85へ複写さ れ、レジスタ85が各書き込み毎にインクリメントされる につれてアドレス入力41-2を介してパケットバッファ ゾーン2のロングワードをアドレスするために使用され る。成功裏に完了すると、レジスタ85はこの記憶された パケットの次のアドレスを差し示し、ヘッドポインタレ ジスタ112へ複写される。もしパケットが例えばCRCの課 りのために不成功に終了すれば、ヘッドポインタ111或 は112は変更されないままとなり、次のパケットはパケ ットバッファの今書き込まれた不良データトに書き込ま れよう。一方の経路からのパケットの受信の後に、もし 他方の経路が現在活動でなければ、制御スイッチ86は経 路とゾーンとの間の接続を交換するために受信クロスバ 110を切替える。両受信ライン13及び15共使っていない ときはクロスバは何れかの経路においてパケットの受信 が検出されるまで経路・ゾーン接続を、経路 A → ゾーン 1;経路B→ゾーン2、そして経路→ゾーン2;経路B→ゾ ーン1へと絶えず折返し切替える。到来パケットを検出 するとクロスバはその時点に偶然あった位置に留まる。 20 Cれは経路A或はBの一方が反覆的に活動となり他方が 不活動となる場合に、2つのゾーンにパケットを平等に 分配するためになされるのである。何れかのパケットが 成功真に完了すると、制御回路86はゾーン終了信号"Z1 終了"或は "Z2終了"をゾーン終了モニタ119に供給す る。モニタ119は制御同路86内のハードウェア内、或は ポートプロセッサ及びその局部メモリ59内のソフトウェ ア内の何れかに実現する。64ビットの深さで単一ビット 巾のレジスタファイル120がゾーン選択ファイルとして 機能する。6 ビット1 オブ64書き込みポインタレジスタ 121がこのファイル120の1つの位置(1つのビット)を 差し示し、同様に1オブ64の読み出しポインタレジスタ 122が、このファイル120の1つの位置を指し示す。ゾー ン終了モニタ119は、21終了信号或は72終了信号を受信 する度に書き込みポインタ121によって指し示されるア ドレスに、入力133を介してゾーン1終了に対しては0 を、またゾーン2終了に対しては1を書き込み、書き込 みポインタレジスタを121をインクリメントさせるの で、ポインタ121はファイル120の次の使用されていない 1ビットスロットを指し示すようになる。書き込み及び 読み出しポインタ121及び122は2つの比較回路123及び1 24によって絶えず監視されており、もしポインタ121及 び122が等しければ"等"出力125が発生し、もしポイン タ121と122が等しくなければ"不等"出力126が発生す る。もし不等出力126が発生すれば、ポートプロセッサ3 6~割込みが供給され、パケットバッファ34内にサービ スを必要とするパケットが少くとも1つ存在することを 指示する。この割込みを受信すると、ポートプロセッサ 36はバス60を介してレジスタ読み出し動作を実行してゾ ーン選択ファイル120からゾーン選択出力127を検索す 50 る。この出力は読み出しポインタ122によって指し示さ

れる位置における1ビット値であり、プロセッサ36はパ ケットバッファのゾーン1或はゾーン2の何れからデー タを取込んだかを告げる。また出力127からのこの読み 出しにより読み出しポインタ122が入力128によってイン クリメントされ、ゾーン選択ファイル120内の次のエン トリを指し示すようになる。この配列によりパケットは 受信した順序にポートプロセッサ36によってサービスさ れるのである。この割込みにサービス可能である時にポ ートプロセッサ36によって実行されるルーチンは、プロ セッサ36をパケットバッファ内の選択されたゾーン内の 10 新パケットの見出しにアクセスさせてこのデータを検査 或は処理のために検索させる。このパケットが検査或は 処理され、データムーバBを介してCPU10へ向かわされ ると(これは裁定及び制御回路108によって設定された 優先順位の下でなされ得るから)、ポートプロセッサは バケット長(バケット20のフィールド25から検索した) をヘッドアドレス(ヘッドポインタ111及び113と一致し て局部メモリ59内に維持されている)に付加する。次 で、ポートプロセッサ36はその新アドレスを末尾ポイン 理に戻して必要に応じて再度の使用に備えさせる。バケ ットの受信中に、もしその時間に使用されているレジス タ84或は85の値が対応する末尾ポインタレジスタ114の 値に到達する(比較回路115或は116からの出力117或は1 18によって表わされる)と、ライン129或は130を介して NAKが制御回路86へ送られ、このパケットのパケットバ ッファゾーンへの書き込みが停止され、パケットはNAK (否定応答)されるので後刻再送される。同様に、もし 書き込みポインタ121が読み出しポインタ122と同じ値に 到達すると、パケットのための64の全スロットが使用さ 30 れた(ボートプロセッサは検査及び開始データムーバ動 作によって受けたパケットとは関係を持たない) ことに なりパケットはNAKされなければならないので、等検出 器即ち比較回路123からの出力はゲート131及び132にお いて出力117及び118と論理和(OR)され、何れかのあふ れ状態がNAKを発生する。ポートプロセッサ36によって バケットバッファスペースがゾーン管理者論理に返還さ れると、末尾ポインタ114がアドレスカウンタレジスタ8 4及び85を先行するので新パケットはパケットバッファ3 4内に転送され、ポートプロセッサによるサービスのた めに利用可能となる。このゾーン管理技術によって、 重受信経路システムにおけるロングワード細分性を伴っ て可変長パケットを一時的に記憶させることができる。 バッファの合計数(本例では64)は、ゾーン選択ファイ ル120の大きさ及びゾーンのために使用されるパケット バッファ34の大きさの両方或は何れか一方によって設定 される。本例のように4Kロングワードが割当てられてい る場合には、パケットの平均の大きさは64ロングワード (256バイト) である。より大きいパケットバッファ34 及びより大きいファイル120を使用することによって、

22 容量を必要のなだけ増加させることができる。

第7図は、第6図の回路によって実施されるゾーン管 理機能の動作の論理流れ図である。第1段階はプロック 134及び135に示す遊びループであり、もし何れの経路A 或はBもパケットを受信していなければ、即ち制御问路 86が何れかのチャネルが上述の搬送波検出、作動可能 化、文字同期のシーケンスを完了したことを見出すため に検査していれば、クロスバ110は各サイクルにスイッ チする。もしAかBの何れかが行っていれば、同期A或 は同期B信号が制御回路54から制御回路85へ送られる。 何れかの信号がクロスバをそのあった時の状態に留め、 段階136の状態に入る。段階136においてはヘッドポイン タ111或は112がカウンタ84或は85にロードされる。次で ループは段階137へ進み、32ビットのレジスタ103或は10 4の内容がバス40を介してパケットバッファ34内へ書き 込まれ、カウンタレジスタ84或は85がインクリメントさ れる。判定段階138亿おいては受信データ信号が未だに 有効であるか否かが検査される。もし諾 (YES) ならば ループは再実行され、もし否(NO)ならば完全パケット タ114に書き込み、スペースを解放してゾーン管理者論 20 がパケットバッファ内へロードされている。次の判定段 階139はパケットが良好であるか否かを判定し、もしCRC 検査に失敗すればループは経路140を介して開始点に戻 される。もしCRC検査を通過すれば、段階141において比 較回路123が検査されてゾーンセレクタファイル120がい っぱいであるか否かが判定され、もしいっぱいであれば パケットは廃棄され、ループは経路140を介して再開さ れる。もしファイル120がいっぱいでなければ段階142に おいて有効パケットロードが完了される。即ちカウンタ 84或は85の内容がヘッドポインタ111或は112ヘロードさ れ、ゾーン終了ポインタ119がゾーン選択ファイル120へ どのゾーンがパケットを受信したかを書き込み、そして 書き込みポインタ121がインクリメントされる。最終段 階143はポートプロセッサ36へ割込みを通知することで あり、アクセスサイクルが利用可能になると割込みがサ ービスを受ける。割込みが通知された後、割込みが直ち にサービスを受けるか否かに拘わらず全ループは経路14 0を介して再び開始される。このようにしてゾーンはパ ケットで満たされ始め、ポートプロセッサは記憶された パケットにサービスし続けるべく試行し、次でムーバB の動作を開始させてパケットをCPU10へ送る。パケット バッファ内のゾーンは2つの分離した円形バッファとし て作用する。それは、各ヘッドポインタがそれぞれの最 大アドレス値に到達した後に最低アドレスから始まるよ うに戻されるからである。ゾーン選択ファイル120はパ ケット受信の完了の順序の履歴サイロとして作用するの で、たとえ単一の源からの一組のパケット (CPUが順序 にあることを予期しているあるシーケンスを構成してい る)が無差別に、部分的にゾーン1に、及び部分的にゾ ーン2に導かれたとしても、ポートプロセッサはそれら 50 にサービスし、それらを順番にオフロードする。

第8図の能動ハブ17の詳細図である。各ホストCPL成 はノード10からの送信及び受信ラインはハブの対応受信 入力145及び送信入力146に接続される。ハブは2つ存在 しており、ハブ17は全てのAチャネル用でハブ18は全て のBチャネル用であることに注意されたい。各受信入力 145 (これはノードの送信ライン14或は16である) は第 3図のワイヤインタフェース回路30で説明したようにマ ンチェスタ・2 准コード変換器147 (クロック回復回路 及び、搬送波及び同期検出回路を含む)に接続され、直 列並列変換器148はバス149上にバイト巾のデータを発生 10 する。制御プロセッサ150は撤送波検出及び同期検出信 号を受け、次で宛先アドレスが何であるかを決定するた めに到来パケットのフィールド24~28を受入れて、パケ ットを実時間で宛先ノードへ導くことを試みる。宛先ノ ードが自由(使用されない)となるであろう場合にはハ ブは後刻の経路指定のためにバケットを記憶することは せず、到来パケットは直ちに経路指定し、そうでない場 合にはパケットを廃棄する。到来データはバス149によ ってスイッチマトリクス151に結合される。スイッチマ トリクス151は少なくとも2つのジャンクション152及び 20 153によってハブ17の他の全てのチャネルに接続されて いる。スイッチマトリクス151はバス154を介して中央制 御プロセッサ150によって制御され、源ノードからのバ ケットのための入力145をアドレスされた宛先ノードへ 接続し、同時に宛先ノードの入力145を源ノードの出力1 46へ接続するクロスバススイッチとして機能するので バケットを受信すると直ちに肯定応答を送り返すことが できる。制御プロセッサ150は、宛先ノードが話中であ るか否かを(搬送波の検査によって)検出することがで き、もし話中であればそのバケットは廃棄される。流れ 30 れがフィールド24内にNAK型を有していれば、パケット 制御信号は源155から供給され、並列直列変換器156及び 2進・マンチェスタコード変換器157を通して送信出力1 46(従って受信ライン13)への送出を制御する。制御ブ ロセッサ150の制御下にあるセレクタ158は、出力146が 流れ制御源155からのものであるのか、或はスイッチマ トリクスからバス159を通ったパケットデータであるの かを決定する。流れ制御信号は、宛先チャネルが話中で あるか、或はジャンクション152及び153が共に話中であ れば送られる(2つのジャンクションだけを用いると-時に2つのメッセージを経路指定することができる。従 40 って付加的なジャンクションを用いればより多くのトラ ヒックを取扱うことができる)。制御プロセッサ150は 廃棄さるべきパケットの源アドレス及び宛先アドレスを 記憶することができるので、もし源が再送するのであれ ば宛先が自由(使用されない)になった後のある時間に 亘って源ノードはある優先順位を有する。

少数のノードを有するネットワークは、第8図の能動 ハブの代りに受動ハブ17或は18を用いて動作させること ができる。受動ハブは、第9図に示すように単なる星状 接続であってよい。全てのノードからの全ての送信ライ 50 した時にタイムアウトを開始し、選択されたタイムアウ

ン14は変成器の一次巻線に接続され、全てのノードへ行 く全ての受信ライン13は二次巻線に接続される。ノード は撤送波検知多重アクセス/衝突検出(CSMA/CD)基準 で動作する。従って、送るべきパケットを有するノード は先ずその受信ライン13トに搬送波が存在するか否かを 検知し、もし存在すればそのノードはハブが話中である ことを知るので、そのノードは撤送波が存在しなくなる まで待機する。即ち、任意の時点においては、1つのノ ドだけが送信可能であり、1つのノードが受信する。 もし2つのノードが同時に無搬送波を検知して送信を開 始すれば、各ノードはその入力ライン13上の到来パケッ トを読み、自身の出力パケットではない雑音を検出しよ う。この場合両ノードはパケットの送信を停止して無作 為時間(或は合衆国特許4,560,985号による最適化され た時間) の間待機し、とれらのノードの一方が他方より も前に開始する確率を高めて再送するので別の衝突は回 避される。

24

第8図は能動ハブを使用するシステムにおいては、中 庸のトラヒックの下で、またラインには合理的な数のノ ードが接続されている場合、宛先ノードが使用されてお らず且つスイッチマトリクス151が使用されていなくて 接続がなされる確率は受入れ得るものである。即ち、源 ノード10がパケット20を送る時に利用可能であるか否か の事前検査は行われず、その代りに受信ラインに搬送波 が検出されなければパケットは送信される。源ノード10 はパケット20の終端部の終りが送信された後所定のタイ ムアウト期間待機し、もし肯定応答パケットを受信した ければパケットが宛先ノードに受信されなかったものと 見做す。或は、もし肯定応答パケット20は受信したがそ は受信されたがバッファすることができなかったことが 分る。これらの何れの場合にも、源ノード10(プロトコ ルを規定するポートプロセッサ36内において実行される コードによって) は直ちに、或は合衆国特許4.560.985 号に記載されている型の優先順位の後戻りの後に再送を 開始する。もし、スイッチ或はジャンクション152、153 が話中であるか、或は宛先ノードのチャネルA及びRが 共に他の送信或は受信のために話中の何れかの故に、ス イッチ151が宛先への接続を行うことができなければ、 制御プロセッサ150はセレクタ158を付活して受信ライン 13或は15上のノードへ流れ制御信号を送り返させる。流 れ制御信号は、バケット20に先行する同期文字のように 16進数の55文字で作られているので、文字同期或はデー タフィールドを有していないパケットの始めのように見 える。従って、第10図に示すような見出しタイムアウト 同路165がインタフェース制御同路54内に含まれてい る。この回路165は受信状態と送信状態に対して異なる 応答をする。送信動作を企図しない場合には、回路165 は同期検出器55からの入力166に応答して搬送波を受信

(13)

ト期間内に文字同期即ち16進数の96は受信されない。と の場合ライン167上に受信打切り信号が供給され制御回 路に直列並列変換器48へのデータのクロッキングを終了 せしめるので受信機能は打切られる。この型の打切り は、例えば宛先アドレスが不良(変形している、或はこ のノードのためのものではない) である時にも発生す る。送信時の動作のモードは一実施例による性能に重要 な改良をもたらす。制御回路54へのコマンドによって送 信が開始されると、回路165へ入力168が供給され回路16 5は再び入力166に応答して搬送波が検出された時にタイ 10 ムアウトを開始する。次で16進数の96が選択されたタイ ムアウト期間内に受信されなければ出力169トに送信打 切り信号が発生する。受信及び送信の何れのモードにお いても、回路165はこのチャネルの直列並列変換器48の 内容に応答するデコーダ171から入力170を受ける。第10 図の回路はA及びBの両チャネルに設けられている。 第10図の送信打ち切り回路によって提供される改良さ れた動作は第11図を参照すると理解できる。第11図の時 刻t.にノード1 (第1図のCPU10の1つ) がノード2 (別のCPU10) へ比較的短いパケット (例えば64バイ ト)を送り始め、また時刻t。にノード3もノード2へ2K バイトのパケットの送信を開始したものとする。また、 ノード2が他のチャネルA或はBによって他のトラヒッ クを行っているか、或はハブのスイッチが話中であって ノード3からノード2への送信がノード2へ届くことが できず、この話中状態がハブによって認識された直後の 時刻もにハブ17或は18によって流れ制御がノード3へ戻 されたものとする。送信打切り機能が設けられていなけ れば、ノード3は、全パケットがハブ17或は18において 廃棄されるとしても、時刻ものパケットの終りまで2Kバ 30 イトのパケットを送信し続けよう。肯定応答タイムアウ トまでにノード3が肯定応答パケットを受信しない場合 には、時刻もにパケットを再送する。即ち時刻もからも までの時間は無効送信で浪費され、またこのノードのこ のチャネル自体もこの期間不必要に話中となり他のトラ ヒックを待機させることになる。しかし、第11図に示す ように流れ制御に応答する送信打切り機能を使用する と、時刻もに開始されるノード3の送信は流れ制御信号 を認識した時刻もに打切られ、ノード2への自由経路が 見出されるであろう (例えばノード1からノード2への 40 64バイトのパケットが完了し、肯定応答された)と考え られる時刻t、C2Kバイトのパケットの送信が再試行され る。この場合、ノード2及びノード3の利用率は高いの で総合の潜在的スループット或は帯域巾は大きくなる。 それにも拘わらずこの性能改善は、流れ制御が存在せず また打切り機能も発生しない受動ハブを使用するシステ ム、及び回路にこの改良を有しておらず(例えば旧式の 既存設備)流れ制御が第11図のt, ~ t, 状態のように無視

されるノードを有するシステムと両立可能である。

の説明が本発明を限定するものではない。当業者ならば この説明から上述の実施例に対する種々の変更並びに本 発明の他の実施例が考えられよう。従って特許請求の範 囲はこれらの変更或は実施例を本発明の範囲内に含める ととを企図しているのである。 【図面の簡単な説明】

26

第1図は本発明の特色を使用できる二重経路コンピュー タ相互接続システムのブロック線図

第2 図は第1図のコンピュータ相互接続システム内に使 用できるパケットの書式の図。

第3図は第1図のコンピュータ相互接続システム内に使 用されるアダプタの1つのブロック線図。

第4図は第3図の装置内に使用される制御回路35のブロ

第5 図は第1図乃至第4図のシステムにおけるパケット バッファアクセスサイクルのイベント対時間を示すタイ ミング図

第6図は第1図乃至第4図のシステム内のゾーン管理者 の論理回路図

20 第7図は第4図のメモリ制御回路35内の第6図のゾーン 管理者によって実行される状態の論理流れ図。

第8図は第1図のシステム内に使用される能動ハブのブ ロック線図.

第9図は第1図のシステムに使用される別の実施例とし て受動ハブの同路図

第10図は本発明の一実施例による第1図乃至第9図のシ ステムに使用される送信打切り同路のブロック線図、及

第11図は第1図乃至第10図のシステムにおけるパケット 送信動作のためのイベント対時間を示すタイミング図。

10……CPU (ノード) 11……通信アダプタ.

12……システムバス.

13.15……直列受信ライン.

14.16……直列送信ライン、

17.18……中央ハブ.

20……メッセージパケット.

21……同期部分、

22……見出し及び情報部分、

23……終端部、24……型フィールド、 25……長さフィールド.

26……アドレスフィールド、

27……アドレスフィールド、

28……源アドレスフィールド、

29……データフィールド.

30……ワイヤインタフェース.

31……バスインタフェース、 32.33……データムーバ

34……パケットパッファ.

以上に本発明を特定の実施例に基いて説明したが、と 50 35……メモリ制御回路、

28

36……ポートプロセッサ、 37……プログラム記憶装置、

47,156……並列直列変換器、

48,148……直列並列変換器、

50,157……2進・マンチェスタコード変換器、

51,147……マンチェスタ・2進コード変換器、

52……クロック検出器、

54……制御回路、55……検出器、

59……局部メモリ、62……制御回路、

70,78,81,82,92,99,105,158······マルチプレクサ (セレクタ)

27

71,72,73,84,85,90,93,94,100,109,111,112……レジス

86……送信/受信制御问路。

89……メモリマップ、

101,102,103,104……結合器、

\* 108……裁定及びメモリ制御回路、

110……受信クロスバ、

111,112……ヘッドポインタ、

113……インクリメント回路、

114……末尾ポインタ、 115,116,123,124……比較回路。

119……ゾーン終了モニタ。

120……レジスタファイル

120……レシスタファイル、

121……書き込みポインタレジスタ、

10 122……読み出しポインタレジスタ、


150·····制御プロセッサ、 151·····スイッチマトリクス、

155……流れ制御源、


165……タイムアウト回路、


171……デコーダ。

【第1図】




【第2図】







【第10図】




【第11図】






【第4図】




【第5図】		
	6 71CH4	DMA 0257-F 4-N A
	8 74714 B	チャネル 人 受信した ロップワード
	9 71CH4	ポートプロセッナ 都み出し ロングラード
	5 71CH4	DMA ロンプワード ムーバ A
	7 71614	DMA ロングワード A-バ A
	E 7/474	チャネル 日送 信 ロッグワード
- 95usec	7421L 2	ボトプロセッナ (熱み出し ロングワード
- 98uzec	145H 1	トラッネル A 受信した ロングワード


【第6図】



【第7図】



【第8図】



フロントページの続き

(72)発明者 ポール エイチ クラーク

アメリカ合衆国 マサチューセッツ州 (58)調査した分野(Int.Cl.\*, DB名) 01581 ウェストボロー ウォーレン

ストリート 64エイ

G06F 15/16

WPI EPAT